# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 62-163149

(43) Date of publication of application: 18.07.1987

(51)Int.Cl.

G06F 9/46

(21)Application number: 61-005391

(71)Applicant : HITACHI LTD

(22)Date of filing:

14.01.1986

(72)Inventor: TANAKA TOSHIHARU


**UMENO HIDENORI** 

# (54) DISPATCHING CONTROL SYSTEM FOR VIRTUAL COMPUTER

## (57)Abstract:

PURPOSE: To reduce an overhead by selecting and starting a virtual processor that is run next based on the running priority designated by a VMCP.

CONSTITUTION: A PSW 8 is set under a waiting state by an OS on a running virtual processor. In other words, an instruction which sets a wait bit 9 at '1' is outputted to an instruction executing circuit 4 via a line 100. Thus the bit 9 of the PSW 8 is set at '1' via a line 101 in case said instruction can be executed directly by the circuit 4 and an instruction executing microprogram 12. Then a virtual processor state saving mechanism 10 is started by a line 102 to save the state of a virtual processor together with a virtual processor state saving microprogram 11. Thus it is possible to drive the virtual processor that satisfies the running conditions with an inactive processors excepting for the corresponding processor.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# 19 日本国特許庁(JP)

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭62-163149

@Int\_Cl\_4

識別記号

庁内整理番号

個公開 昭和62年(1987)7月18日

G 06 F 9/46 350

8120-5B

審査請求 未請求 発明の数 5 (全13頁)

図発明の名称 仮想計算機のディスパツチ制御方式

> ②特 願 昭61-5391

(2)H 願 昭61(1986)1月14日

②発 明者 Œ 中 俊治

川崎市麻生区王禅寺1099番地 株式会社日立製作所システ

ム開発研究所内

何発 明者 甁 野 英 典 川崎市麻生区王禅寺1099番地 株式会社日立製作所システ ム開発研究所内

願人 の出 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

理 邳代 人 弁理士 磯村 雅俊

#### 明 細 禁

# 1. 発明の名称

仮想計算機のデイスパッチ制御方式 2. 特許請求の範囲

(1)1台の実計算機のもとで1以上のオペレーテ イングシステム(OS)の同時走行を仮想計算機制 御プログラムにより制御する仮想計算機システム において、上記仮想計算機を構成する仮想プロセ ツサごとに状態の退避と、該仮想プロセツサがア クテイブ状態か否かを示すアクテイブフラグと、 上記制御プログラムが指定する走行優先度とを格 納する記憶領域、および各プロセツサがアクティ ブ状想か否かを示すプロセツサ状想表を有し、走 行中のOSが該当プロセツサをウエイト状態にす る命令を発行したとき、該命令を制御プログラム の介在なしにハードウェアおよびマイクロプログ ラムが直接突行した後、走行中の仮想プロセツサ の状態を上記状態退避領域に格納し、該仮想プロ セツサのアクテイブフラグに非アクテイブ状態を

示し、さらに上記プロセツサ状盤設に非アクティ ブ状態が指示されているプロセツサの中からプロ セツサを選択して、プロセツサ状態表の該当フィ ールドにアクテイブ状態を設定し、またウエイト 状態でなく、かつアクテイブ状態でない仮想プロ セツサ群の中から走行優先度に従つて仮想プロセ ツサを選択するとともに、該仮想プロセツサのア クテイブフラグにアクテイブ状態を設定し、該仮 想プロセツサの状態退避領域の内容をプロセツサ に設定することにより、仮想プロセツサを認動す ることを特徴とする仮想計算機のデイスパツチ例 御方式.

(2) 上記ハードウェアおよびマイクロプロセッ サは、非アクテイブ状態が指示されているプロセ ツサの中からプロセツサを選択した後、上記選択 したプロセンサ上で走行させる仮想プロセツサが 存在しない場合には、プロセツサ状態表の販プロ セツサのフィールドに非アクテイブ状態を指示す ることを特徴とする特許請求の範囲第1項記載の 仮想計算機のデイスパツチ制御方式。

(3) 1台の実計算機のもとで1以上のオペレー テイングシステム(OS)の同時走行を仮想計算機 料御プログラムにより制御する仮想計算機システ ムにおいて、上記仮想計算機を構成する仮想プロ セツサごとに状態の迅避と、銃仮想プロセツサが アクテイブ状態か否かを示すアクティブフラグと、 上記例御プログラムが指定する走行優先度とを格 納する記憶領域、および各プロセツサがアクティ ブ状態か客かを示すプロセツサ状態波を有し、計 算機のプロセツサにより第1の仮想プロセツサが 走行中に、上記制御プログラムを介在させずにハ - ドウエアおよびマイクロプログラムが直接処理 可能な割込みが発生し、籔割込みにより第2の仮 想プロセツサのウエイト状態が解除された場合、 第1の仮想プロセツサの状態を該当する状態退避 領域に格納し、また該仮想プロセツサのアクティ ブフラグに非アクテイブ状態を設定するとともに、 上記プロセツサおよびプロセツサ状想表に非アク テイブ状態が指示されているプロセツサの中から プロセツサを選択して、プロセツサ状態表の該当

- 3 -

ムにおいて、上配仮想計算機を構成する仮想プロ セツサごとに状態の迅避と、鉄仮想プロセツサが アクテイプ状態か否かを示すアクテイブフラグと、 上記制御プログラムが指定する走行優先度と、上 記制御プログラムが仮想プロセツサごとに指定し たタイムスライス値とを格納する記憶領域、各プ ロセツサがアクテイブ状態か否かを示すプロセツ サ状態表、およびOSが仮想プロセツサにより走 行関始後、上記タイムスライス値の時間が経過し た時に、割込み信号を発生するタイマを有し、仮 想プロセツサが走行開始後、タイムスライス値の 時間が経過した時、ハードウェアおよびマイクロ プログラムが走行中の該仮想プロセツサの状態を 上記状態迅避領域に格納し、鉄プロセツサのアク テイブフラグに非アクテイブ状態を示し、さらに 上記プロセツサ状態数に非アクテイブ状態が指示 されているプロセツサの中からプロセツサを選択 するとともに、プロセツサ状態級の該当フイール ドにアクテイブ状態を設定し、またウエイト状態 でなく、かつアクティブ状想でない仮却プロセツ

フィールドにアクテイブ状態を設定し、またウエイト状態でなく、かつアクティブ状態を設定しない。 プロセツサ群の中から走行優先度に従って仮想プロセッサを選択して、該仮想プロセッサのアクティブ状態を設定し、上記をリイブフラグにアクティブ状態を設定し、上記といりに対したプロセッサを退過での内容をプロセッサを認動することを特徴とする仮想計算機のディスパッチを切力式。

(4)上記ハードウェアおよびマイクロプログラムは、非アクテイブ状態が指示されているプロセッサを選択した後、選択されたプロセッサ上で走行させる仮想プロセッサが存在しない場合には、プロセッサ状態表の該プロセッサのフィールドに非アクテイブ状態を指示することを特徴とする特許状の範囲第3項記載の仮想計算機のデイスパッチ制御方式。

(5) 1 台の実計算機のもとで1以上のオペレーテイングシステム(OS)の同時走行を仮想計算機 制御プログラムにより制御する仮想計算機システ

- 4 -

サ郡の中から走行優先度に従って仮想プロセッサを選択するとともに、該仮想プロセッサのアクティブ状態を設定し、該仮想プロセッサのタインフラグにアクティブ状態を設定し、該仮想での内容をそれぞれタイマとプロセッサに設定することを特徴とにより、仮想プロセッサを起動することを特徴とする仮想計算機のディスパッチ制御方式。

(6)上記ハードウエアおよびマイクロプログラムは、非アクテイブ状態が指示されているプロセッサの中からプロセッサを選択した後、選択されたプロセッサ上で走行させる仮想プロセッサが存在しない場合には、プロセッサ状態数の該プロセッサのフィールドに非アクティブ状態を指示することを特徴とする特許請求の範囲第5項記載の仮想計算機のディスパッチ制御方式。

(7) 1 台の実計算機のもとで1以上のオペレーテイングシステム(OS)の同時走行を仮想計算機 制御プログラムにより制御する仮想計算機システムにおいて、上記仮想計算機を構成する仮想プロセンサが

アクティブ状態か否かを示すアクティブフラグと、 上記制御プログラムが指定する走行優先度とを格 納する記憶領域、各プロセツサがアクティブ状態 か否かを示すプロセツサ状態数、および仮想プロ セツサの選択・起動用命令を有し、走行中の仮想 プロセツサの走行が中断され、上記制御プログラ ムまたはハードウエアおよびマイクロブログラム により走行中の仮想プロセンサの状態を該当する 仮想プロセシサの状態退避領域に格納し、該仮想 プロセツサのアクテイブフラグに非アクテイブ状 **艇を設定した後、上記制御プログラムは上記選択・** 起動用命令を発行し、該命令は上記プロセツサお よびプロセツサ状個級に非アクテイブ状態が捐示 されているプロセツサの中からプロセツサを選択 するとともに、プロセツサ状盤級の該当フィール ドにアクテイブ状態を設定し、またウエイト状態 でなく、かつアクテイブ状態でない仮想プロセツ サ群の中から進行優先度に従って仮想プロセツサ を選択して、該仮想プロセツサのアクテイブフラ グにアクティブ状態を設定し、該状態退避領域の

- 7 -

アクテイブ状態が否かを示すプロセツサ状態表、 1組以上の命令コードと条件コードの保持手段、 マルチプロセツサの仮想計算機を構成する仮想プ ロセツサ群の状態判断手段、および状態の選択手 段を有し、OSが走行中に、上記保持手段に示さ れた命令を発行し、該命令に対する条件コードが 上記保持手段に示された条件コードに一致するな らば、ハードウエアおよびマイクロプログラムが 走行中の仮想プロセツサの状態を上記状態退避領 域に格納して、胶仮想プロセツサのアクテイブフ ラグに非アクテイブ状態を示し、さらに上記プロ セツサ状態表に非アクテイブ状態が指示されてい るプロセツサの中からプロセツサを選択するとと もに、プロセツサ状態表の眩当フィールドにアク テイブ状態を設定し、また上記選択手段によりマ ルチプロセツサを構成する仮想プロセツサ群の状 態の判定と選択を行い、選択した仮想プロセツサ のアクテイブフラグにアクティブ状態を設定し、 選択した仮想プロセツサの状態過避領域の内容を 上記選択したプロセツサに設定することにより、

内容をプロセンサに設定することにより、仮想プロセンサを起動することを特徴とする仮想計算機 のディスパッチ制御方式。

(8) 上記制御プログラムまたはハードウエアおよびマイクロプログラムは、非アクティブ状態が指示されているプロセッサの中からプロセッサを選択した後、選択されたプロセッサ上で走行させる仮想プロセッサが存在しない場合には、プロセッサ状趣表の該プロセッサのフィールドに非アクティブ状態を指示することを特徴とする特許請求の範囲第7項記載の仮想計算機のディスパッチ制御方式。

(9) 1台の実計算機のもとで1以上のオペレーティングシステム(OS)の同時走行を仮想計算機 朗御プログラムにより制御する仮想計算機システムにおいて、上記仮想計算機を構成する仮想プロセッサがと セッサごとに状態の退避と該仮想プロセッサがア クティブ状態か否かを示すアクティブフラグと上 記削御プログラムが招定する走行優先度とを格納 する記憶領域、計算機を構成する各プロセッサが

- 8 -

走行仮想プロセツサを起動することを特徴とする 仮想計算機のデイスパツチ制御方式。

(10)上記ハードウエアおよびマイクロプロセソサは、非アクテイブ状態が指示されているプロセツサの中からプロセツサを選択した後、選択されたプロセツサ上で走行させる仮想プロセツサが存在しない場合には、プロセツサ状感数の該プロセッサのフィールドに非アクティブ状態を指示することを特徴とする特許額求の範囲第9項記載の仮想針算機のディスパッチ制御方式。

### 3. 発明の鮮和な説明

# (発明の利用分野)

本発明は、仮想計算機のデイスパッチ制御方式 に関し、特にマルチプロセッサの仮想計算機シス テムにおいて、各プロセッサを有効に利用するデ イスパッチ制御方式に関するものである。

#### [発明の背景]

仮想計算機システム (Virtual Machine System: 以下、VMSと略記する)は、1台の計算機のもとで、1つ以上のOS (オペレーテイング

特開明62-163149(4)

システム)の同時走行を可能とするシステムである。仮想計算機制御プログラム(Virtual Machine Control Program: 以下VMCPと略記する)は、1台の実計算機上に各OSごとに、あたかも仮想計算機(Virtual Machine:以下、VMと略記する)と呼ばれる計算機が存在するかのように制御するプログラムである。

VMSは、このように1つ以上のOSの同時走行を可能とするために、計算機のプロセツサを行っているを関係を受けるという。 かから VM上の仮想プロセツサの切換処理を命令を必要がある。 従来は、OSが発行した特権がからという。 がいたい ローションを行っていた。 マイクロブログラムシミュドウェアにより高速化したり、 さらにはハート るのでは、 ひのは、 ないで、 次に走行する をごった という のばれる がった はいて、 次に走行する のプロセンサの選択と起動をソフトウェアにより行うと、そのオーバヘンドは大きい。

例えば、特別昭 5 9 - 1 6 7 7 5 6 号公银には、 仮想プロセツサが計算機上のあるプロセツサでア

- 11 -

ているタスクは、ウエイト状態にあるといわれる。 実行可能の状態にあるタスクにCPUが割られる。 なった、アクティブ状態に入りにCPUを契りたいの タスクにCPUを契りたいであると、実行可能の状態に戻る。すなわち、よび、 なった、実行可能状態に戻る。すなわち、よび、 なった、実行可能状態に戻るが状態がありますがである。 は、ト状態の3つの状態をいいずれかにあり、 ないが変にあるタスクにCPUを割らてので、 の状態にあるタスクにCPUを割らてので、 がイスパッチャは、 にないないないで、 ので、 ので、 のので、 のの

#### 〔発明の目的〕

本発明の目的は、このような従来の問題を改替し、VM上の仮想プロセツサがウエイト状態になったり、同一VM上の他の仮想プロセツサのロックによりOSがループ状態となる場合には、その仮想プロセツサが走行しているプロセツサ上で、走行可能な仮想プロセツサを起動することができ、これ

イドル状態等になつた場合に、ハードウエアおよびマイクロプログラムにより仮想プロセッサを切換える方法が開示されている。この方法によれば、アイドル状態等になつた仮想プロセッサが動作していたプロセッサの有効利用が図られる。

しかし、上記の方法においては、VMがマルチブロセッサ構成で、その中の第1の仮想プロセッサのロックにおり、OSが第1の仮想プロセッサ上でループがあるのプロセッサ有効利用については、何もない。また、アイドル状態等になって対しているが、この時にアクティブ状態となっていない他のプロセッサの有効利用については、全く述べられていない。

計算機システムの中で処理される仕事の単位であるタスク(プロセスともいう)は、CPU以外の必要な全てのリソースが確保されると実行可能の状態になり、CPUが割当てられるのを持つている。CPU以外のリソースを確保できないで持つ

- 12 -

によりプロセツサの有効利用を実現する仮想計算 機のデイスパッチ制御方式を提供することにある。 【発明の概要】

上記目的を遠成するため、本発明による仮想計算機のデイスパッチ制御方式は、VMSの各VM上の仮想プロセッサごとに、プロセッサ状態の走行の仮想プロセッサごとに、プロセッサ状態を発行るを保定とタイムスライス値とを格納する領域をの定めた。 を発度とタイムスライス値とを格納する領域でのディブでは、また計算機を構成する各プロセッサが優別アクティブが観かる。 本発明による仮想プロセッサ切換処理を仮想プロセッサの切換之要因別に述べる。

(1) VMが走行中に、VM上のOSがプロセシサをウエイト状態にする命令を発行し、この命令をVMCPが介在することなく、ハードウエアはびマイクロプログラムが直接実行した結果、仮想プロセツサがウエイト状態となった場合にはとびびロセッサが使用ではなっていまれば、といいのではプロセッサの仮想プロセッサの仮想プロセッサの仮想プロセッサの仮想プロセッサの仮想プロセッサの

クテイブフラグに、非アクティブ状態を設定する。 次に、仮想プロセツサ状想退避機構および仮想プ ロセジサ状態退避マイクロプログラムは、主記憶 製置上のデイスパツチ命令群に制御を滅す。 デイ スパツチ命令群は、プロセツサ状態表に非アクテ イブ状態が指示されているプロセツサを選択し、 プロセツサ状腺表のそのプロセツサに対応するフ イールドにアクテイブ状態を指示する。また、ウ エイト状態でなく、かつアクテイブ状態でない仮 想プロセツサ酢の中で、最も走行優先度の高い仮 想プロセツサを選択し、その仮想プロセツサのア クテイブフラグにアクテイブ状想を指示する。た だし、条件を満足する仮想プロセツサが存在しな い場合には、上記選択したプロセツサのプロセツ サ状態表のフィールドに非アクティブ状態を指示 する。また、上記選択したプロセツサにおいて、 上記週択した仮想プロセツサを走行させることを プロセツサ状態数に指示しておく。次に、デイス パツチ命令群は、上記選択したプロセツサに対し て、外部割込みを発生させるために、従来よりあ

- 15 -

(2) 第1の仮想プロセツサが走行中に、第2の仮想プロセツサの割込みがハードウエアおよびマイクロプログラムにより直接実行され、この割込みにより、第2の仮想プロセツサのウエイト状態が解除された場合には、割込み処理の延長上で仮想プロセツサ状態退避機構が起動され、節記(1)の場合と同じような処理により仮想プロセツサが起動される。

(3) 仮想プロセツサが走行開始後、VMCPが この仮想プロセツサに指定したタイムスライス体 るマルチプロセツサ用命令SIGP(Signal Processor)を発行する。これにより、SIGP命令が発行されたプロセツサに外部制込みが報告され、その割込み処理プログラムにおいて、次の処理が行われる。ずなわち、制込み処理プロセツサ状態のより、そのプロセツサを観別して、プロセツサのタイムスライス館をそのでは、プロセツサのタイムスライス館でもカーとの仮想プロセツサのりないというの状態退機の内容をプロセツサのレジスタに改かできることにより、上記選択した仮想プロセツサを走行状態にする。

ディスパッチ命令様は、上述の処理を繰り返すことにより、プロセツサ状態表に非アクティブ状態が指示されていたプロセツサ上で仮想プロセツサを赴行させることができる。

次に、デイスパッチ命令群は、さらにウェイト 状態でなくアクティブ状態でもない仮想プロセッ サ群の中で、最も走行優先度の高い仮想プロセッ サを退択し、その仮想プロセッサのアクティブラ

- 16 -

の時間が経過した時の初込み処理を V M C P が介在することなく、ハードウエアおよびマイクログログラムにより直接実行する場合には、初込み処理の延長上で仮想プロセンサ状態過避機構が超動され、前記(1)の場合と同じ処理により仮想プロセンサが起動される。

(4) 仮想プロセッサが領後、VMCPが領後、VMCPが領後、A、スラ検が同時をサインサにのでは、大力をでは、大力をでは、大力をでは、大力をは、大力をは、大力をは、大力をでは、大力をでは、大力をでは、大力をは、大力をでは、大力を使い切った場合の処理、大力を使い切った。

イト状態にする命令のシミユレーション、割込み 処理を行つた後、本発明による仮想プロセツサ選 択・起動用命令を発行する。この命令により、前 記(1)で述べたデイスパッチ命令群に制御が置さ れ、選択したプロセッサ上で赴行優先度に従つて 選択した個想プロセッサが起動される。

- 19 -

スパッチ命令都は、走行していた仮想プロセッサと同一 V M 上の仮想プロセッサの状態の判定と選択を行い、前記(1)と同じ方法により、上記仮想プロセッサを走行状態にする。

以上が、本発明による仮想プロセツサの切換え 制御方式の処理概要である。各仮想プロセツリの 走行優先度は、VMCPがコマンド等により 的に与えることも可能であり、また仮想プロセツ サ走行中のプロセツサ利用率等により動的にVM CPが変更することも可能である。また、走行優 先度とタイムスライス値との対応殺を持つことに より、仮想プロセツサのタイムスライス値を動的 に例御することも可能である。

このように、本発明では、少量のハードウェアおよびマイクロプログラムにより、VMCPが指定した走行優先度にもとづき、次に走行する仮想プロセッサの選択と起動を行うことによつて、オーバヘッドを削減している。

### 〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説

存在しても、同一VM上の仮想プロセツサが走行しているとは限らない。このため、VMの領域にロツクがかかつているために、あるプロセツサよでOSがロツクの解除を持つてループする場合には、ロツクをかけたVMの仮想プロセツサを走行させ、ロツクの解除を行わせることが望ましい。

次に、 仮想プロセツサ状態迅速機構および仮想プロセツサ状態迅遊マイクロプログラムは、 主記僚 数配上のディスパツチ命令群に制御を蔵す。 ディ

- 20 -

明する。第1回は、本発明の一実施例を示す V M S のブロック図である。第1回において、1は主記憶装置、4は命令実行回路、5は割込み回路、6はプロセッサを制御するプロセッサレジスタ、7は仮想プロセッサの引換え信号を線107を介して初込み回路5に送出するためのタイマ、10は仮想プロセッサ状態過避機構、35はアドレスレジスタである。

- ブル 2 - 1 - 0 , 2 - 1 - 1 および 2 - 1 - 2 がキューイングされており、また殺も逆行優先度 の低い仮想プロセツサ管理用テーブル3-nには、 1つの状態表示テーブル2-n-0がキユーイン グされている。また、プロセツサ状態テーブル2 8は、計算機を構成するプロセツサの状態の管理 テーブルである。さらに、デイスパツチ命令群2 9 は、仮想プロセツサおよびプロセツサを選択し、 このプロセツサ上で、該当仮想プロセツサの起動 を行う命令群である。命令実行回路4における1 2 は命令異行マイクロプログラムであり、割込み 回路5における13は割込みマイクロプログラム である。また、プロセンサレジスタ6にはPSW 8 が設置され、このPSW 8 にはプロセツサがウ エイト状態が否かを示すウエイトビット9が設け られる. ウェイトビツト9は、その値が"1"の時、 プロセツサがウエイト状態であることを示し、" 0~の時、プロセツサがウエイト状態でないこと を示す。6-1~6-」は、それぞれプロセツサ レジスタである。仮想プロセツサ状態迅速機構1

- 23 -

プロセツサがアクテイブである、 つまりあるプロセツサで走行中か否かを示すアクテイブフラグである。 20は、 該当仮想プロセツサの走行優先股14を、 VMCPが励的に変更するか否かを指示するチェインジビツトである。 また、 30 はプロセツサ番号であり、 アクテイブフラグ 19 が 1 ~ の時に、走行中の該当プロセツサ番号を格納する。

○における11は、仮想プロセツサ状態退避マイクロプログラムである。アドレスレジスク35には、走行中の仮想プロセツサ状態表示テーブル2ー1~2-nのアドレスが格納される。また、プロセツサ番号レジスタ31は、該当プロセツサのプロセンサ番号を保持する。第1図では、この場合、状態表示テーブル2-1-0に対応する仮想プロセツサが走行中であることを表わす。

第2回は、第1回における状態表示テーブルの 構成を示す図である。第2回において、14は該 当な想想である。第2回において、24は該 さいがでは、15点である。17日本でののでである。17日本でである。17日本でである。17日本でである。17日本でではかっていた。18日本ででは、18日本ででは、18日本では、19日本では、20日本

- 24 -

ドレス34- a にアドレスが格納されている状態 表示テーブル2に対応する仮想プロセツサが使用 中であることを扱わす。また、プロセツサロック ワード33- a は、プロセツサ状態テーブル28 の該当プロセツサフィールドの参照、および更新 を行う場合のロツクに用いるフィールドである。

先ず、第1の実施例として、走行中の仮想プロセッサ上のOSが、プロセッサをウエイト状態にする命令を発行し、この命令がVMCPの介在なしに、ハードウエアおよびマイクロプログラムにより直接実行された場合の処理を述べる。

走行中の仮想プロセツサ上のOSがPSW8をウエイト状態にする。つまりウエイトビット9を"1"にする命令を繰100を通して命令実行回路4 および命令実行マイクロプログラム12により直接実行可能な場合には、繰101によりPSW8のウエイトビット9が"1"となると、線102により仮想プロセツサ状 感過避機得10が起動され、仮想プロセツサ状態

迅速マイクロプログラム11とともに、次のよう にして仮想プロセツサの状態過避を行う。

先ず、仮想プロセツサ状態逃避機構 I 0 および 仮想プロセツサ状態逃避マイクロプログラム 1 1 は、線 1 2 1 からアドレスレジスタ 3 5 の値を取り込み、この値をアドレスとする状態表示テーブル 2 - 1 - 0 のタイス 値 1 6 に 過過する。また、線 1 0 3 により多イス の領を、状態表示テーブル 2 - 1 - 0 のタイム は り 状態表示テーブル 2 - 1 - 0 のアクティブ フライス 値 1 6 に 過過する。また、線 1 0 3 により 状態表示テーブル 2 - 1 - 0 のアクティブ フラグ 1 9 に、"0"を設定する。

次に、仮想プロセツサ状態過避機構 1 0 および 仮想プロセツサ状態過避マイクロプログラム 1 1 は、主記憶装置 1 上のデイスパツチ命令群 2 9 に 制御を渡す。これは、例えば、デイスパツチ命令 群 2 9 のアドレスを、特定のプロセツサレジスタ 6 のレジスタに致けておくことにより可能である。 また、プロセツサ状態テーブル 2 8 および仮想プ

- 27 -

ーブル2に対応する仮想プロセツサがウェイト状態か否かは、状態退避領域14中にあるPSW8のウェイトビント9に対応するビツトにより判定できる。すなわち、このビツトが"1"であれば、該当する仮想プロセツサはウェイト状態でない。ただし、条件を満足する仮想プロセツサが存在しない場合には、プロセツサ状態テーブル28の上記選択したプロセツサのプロセツサアクテイブビット32を"0"にする。

いま、状態表示テーブル2-1-1に対応する 仮想プロセツサがウエイト状態でなく、アクティ ブフラグ19が"0"であるとする。これにより、 ディスパツチ命令群29は、プロセツサ状態テー ブル28の上記遊択したプロセツサのアクティブ 状態表示テーブルアドレス34に、上記選択した 仮想プロセツサの状態表示テーブル2-1-1の アドレスを設定する。また、状態表示テーブル2 -1-1のプロセツサ番号30に、上記選択した プロセツサのプロセツサ番号を設定する。ここで、

ロセツサ管理用テーブル3についても、アドレス が特定のプロセツサレジスタ6のレジスタに設定 されている。デイスパツチ命合併29の処理は、 次のようにして行われる。先ず、プロセツサ状態 テーブル28のプロセツサロツクワード33~0 に対してロツクをかけた後、プロセツサアクティ ブピット32-8が"」"かざかを制定する。プロ セツサがアクテイブ、つまりプロセツサアクティ ブビツト32-4が"1"であれば、ロツリを解除 して、次のプロセツサのフィールドを判定する。 プロセツサが非アクテイブ状態、つまりプロセツ サアクテイブピット32-8が"0"であれば、ブ ロセジサアクテイブピット32-1に"1"を設定 後、ロンクを解除する。以上の処理により、アク テイブでないプロセツサを選択する。次に、仮想 プロセツサ管理用テーブル3にキユーイングされ たウエイト状態でなく、かつアクティブ状態でな い状想表示テーブル2のうちで、最も走行優先度 が高いものを選択し、状態表示テーブル2のアク テイブフラグ19に"」"を設定する。状態表示テ

- 28 -

外部割込みの処理では、先ずプロセツサ番分レジスタ読み取り命令を発行する。この命令により、命令実行回路4と命令実行マイクロプログラム12は、線100、線104によりプロセツサ番号レジスタ31の値をプロセツサレジスタ6内のレ

以上述べた処理を繰り返すことにより、該当プロセッサ以外の非アクテイブ状態のプロセッサにおいて、走行の条件を満足する仮想プロセッサを 走行させることができる。また、デイスパッチ命 令群29は、前述の方法により、ウエイト状態で

- 31 -

ロプログラム12によつてプロセンサレジスタ6 に設定することにより、このプロセツサで、上記 選択した仮想プロセツサを走行状態にする。

次に、第2の実施例として、第1の仮想プロセッサが走行中に、VMCPを介在させることなく 割込み回路5 および割込みマイクロプログラム1 3 により直接処理可能な割込みが発生し、この割 込みにより第2の仮想プロセッサのウエイト状態 が解除された場合の処理について述べる。

割込みが、割込み回路 5 および割込みマイクロプログラム 1 3 により第 2 の仮想プロセッサに線 1 0 5 によつて反映され、その結果、第 2 の仮想 プロセッサのウエイト状態が解除された場合、すなわち、第 2 の仮想でセッサの状態は 1 4 のPSWをおびが、1 "から"0"に数退ではいくりに相当の6 によるの後、第 1 0 6 にを送るとる・その後、第 1 の実施例で述べた場合と全く同じ処理により、仮想プロセッサを走行さ

なく、かつアクテイブ状態でない仮想プロセツサ 群の中で、掻も走行優先度の高い仮想プロセツサ を選択し、その状態表示テーブル2のアクテイブ フラグ19に"1"を設定する。ただし、条件を調 足する仮想プロセツサが存在しない場合には、デ イスパツチ命令群29は、プロセツサ番乃レジス タ読み取り命令により、前述のように、そのプロ セツサのプロセツサ番Bをプロセシサ番号レジス タ31から、終100、繰104により読み出し、 プロセツサ状態数28の該当するフィールドのプ ロセツサアクテイブビツト32に、非アクテイブ 状態を示す"0"を設定する。条件を調足する仮想 プロセツサが存在する場合には、選択した状態表 **ボテーブル2のプロセツサ番号30に上記プロセ** ツサ番号を格納する。また、上記選択した状態炎 示テーブル2のタイムスライス値16を、終10 0, 株108により命令実行回路4および命令実 行マイクロプログラム12によつてタイマ7へ、 また、状態退遊領域14の内容を繰100、繰1 9.1 により命令実行回路 4 および命令実行マイク

- 32 -

次に、第3の実施例として、仮想プロセツサが 走行開始後、VMCPが介在することなく、ハー ドウエアおよびマイクロプログラムにより直接突 行する場合の処理について述べる。

この場合にも、第2の実施例と同じように、割込み同路5 および制込みマイクロプログラム1 3 は、線105 により仮想プロセンサ状態退避機解10に起動信号を送る。その後、第1の実施例で述べた場合とほぼ同じ方法により、仮想プロセンサのデイスパンチ処理を行うが、次の2つの点が概なる。

第1番目は、仮想プロセッサ状態退避機構10 および仮想プロセッサ状態退避マイクロプログラム11が、該当する状態設示テーブル2のタイムスライス値16に設定する値は、タイマ7の値ではなく、例えば特定のプロセッサレジスタ6に設定されている正の値を終102、終103により設定する。

第2番目は、走行していた仮想プロセツサの状 圏設示テーブル2を現在キューイングされている 仮想プロセツサ管理用テーブル3ー i の 1 辞最後 にキユーイングする。以上の変更により、仮想プ ロセツサを走行させる。

大に、本発明の第4の実施例について、仮想別の第4の実施例について、仮想別・を認め作を認めてきる。VMCPが仮想プロセッサが造行関連を行うる合としては、仮想プロセッサが走り行列となるののを超プロセッサが起いたのののがある。VMCPが介在して行うる命令のシシュレーションにより、仮想が考えられる。

本発明による仮想プロセツサ選択・起動用命令は、上記の場合の仮想プロセツサの切換処理を高速化する。

仮想プロセツサの走行が中断されると、 VMC Pまたは仮想プロセツサ状態退避機構 1 0 および

- 35 -

を読み出し、主記憶装置1上のデイスパッチ命令 群29に制御を避す。デイスパッチ命令群29の 処理は、第1の実施例と全く同じである。これに より、走行可能な仮想プロセツサを走行状態にす ることができる。

次に、第5の実施例として、仮想プロセツサ 1 が走行中に同一 V M の仮想プロセツサ 2 がロックをかけている領域を参照・更新しようとする場合の処理を述べる。

仮想プロセツサ状態迅速マイクロプログラム11 により、走行していた仮想プロセツサの状態を繰 102、採103により該当する状態表示テーブ ル2の状態迅速領域14に格納し、次に線122。 終103によりタイマ7の値を該当するタイムス ライス館に迅速する。また、該当仮想プロセツサ のアクテイブフラグ19に、非アクテイブ状態を 表わす"O"を設定する。次に、VMCPは、創御 がVMCPに変された原因に応じて、タイムスラ イス値を使い切つた場合の処理、プロセツサをウ エイト状態にする命令のシミユレーション、創込 み処理を行う。その後、VMCPは、仮想プロセ ツサ選択・起動用命令を発行する。VMCPが仮 想プロセツサ選択・起動用命令を発行すると、森 100を通して命令実行回路4に仮想プロセツサ 選択・起動用命令の起動併号が出される。仮想プ ロセツサ退択・起動用命令が飛行されると、命令 実行回路 4 および命令実行マイクロプログラム 1 2は、終101によりデイスパツチ命令群29の アドレスを有するプロセツサレジスタ6-iの娘

- 36 -

OSが命令を発行すると、線100により命令 実行国路4に命令起動信号が出る。命令実行回路 4 および命令実行マイクロブログラム12は、条件コードレジスタ22を線115によりイニンヤ ライズした後、命令コードレジスタ21に線11 3 により該当する命令コードをセントする。また、 上記命令の条件コードルジスタ22に、この条件 コードを設定するものとする。本実施何では、命令コードレジスタ21と条件コードレジスタ22を ウコードレジスタ21と条件コードレジスタ22を をしているが、複数個特たせることも の論可能である。

第5回は、本語明における状態表示テーブルのキューイング方法の説明図である。第5回において、状態表示テーブル2ー1ー0と2ーnー0は、同一VMの異なる仮想プロセツサに対応するものであり、互いに同一VM状態表示テーブルフトとスポインタ18(第2回参照)によりポイントされている。これは、同一VMの全ての仮想プロセッサに対応する状態表示テーブル2を、仮想プロ

セツサがウェイト状態であるか否かにかかわらず、 リンクするものとする。

命令コード保持レジスタ23と条件コード保持レジスタ24には、それぞれOSがある領域にロンクがかかつているか否かを判定する時に使用する命令の命令コードと、上記命令において、他プロセツサのロツクがかかつていた時にPSW8に設定される条件コードをVMCP専用命令により繰100、112、114により、予め設定してセイ

状態表示テーブル2-1-0に対応する走行中の仮想プロセンサーのOSが、命令コード保持レジスタ23に命令コードを有する命令を発行し、その条件コードが条件コードレジスタ24に示された条件コードの場合、線116,117,118,119から信号が比較回路25および26に送られ、次に繰109、110から信号がアンドゲート27に送られ、繰111により仮想プロセンサ切換例钾機構10がよび仮想プロセンサ切換例钾機構10がよび仮

- 39 -

ドレスポインタ18を用いて選択する。これにより、中断された仮想プロセツサでない同一VM上の仮想プロセツサを走行させることができる。

なお、本実施例では、赴行していた仮想プロセ ツサを一旦非アクテイブ状態としたが、アクテイ ブ状態を継続し、他プロセツサにおいて仮想プロ セツサのデイスパツチ処理終了後、上記走行して いた仮想プロセツサを継続して赴行させることも 可能である。また、以上の実施例においては、デ イスパツチ命令群 2 9 をソフトウエアにより実現 したが、マイクロプログラムでも実現可能である。

最後に、状態表示テーブル2内の走行優先度15の設定方法と、VMまたはVMCPがマルチプロセツサ構成時における仮想プロセツサ切換処理

走行優先度14は、VMCPがコマンド等により固定的に与えることも可能であり、またVMCPが動的に変更することも可能である。例えば、チェインジビット20が"1"の時には、コマンドによつてのみま行優先度15を変更可能とし、チ

出プロセツサ切換例御マイクロプログラム(状態 退避マイクロプログラム) 1 1 は、プロセツサレ ジスタ 6 の観を、 繰 1 0 2 から取り込み、これを アドレスレジスタ 3 5 にアドレスが格納されてい る状態表示テーブル 2 - 1 - 0 の状態逃避飢壊! 4 に、 繰 1 0 3 により過避する。 次に、 繰 1 2 2 。 繰 1 0 3 により、 タイマ 7 の質をタイムスライス 値 1 6 に格納する。また、状態表示テーブル 2 -

1-0のアクテイブフラグを"0"に設定する。

次に、仮想プロセツサ切換網御機構10およ11 仮想プロセツサ切換網御機構クログラム11 は、主記憶数置1上のデイスパツチ命令群29に 側御を渡す。デイスパツチ命の処理間に、 単行させる対象とほぼ間じである択れた 単行さなるが象とはほぼのサイスパッチの 連行では、ディスパッチの 連行では、ディスパッチの が異なる。本実施例では、ディスパッチの が異なる。本実施例では、ディスパッチの が異なる。本実施例では、ディスパッテ が異なる。本実施例では、ディスパッテ が異なる。本実施例では、ディスパッテ が異なる。本実施例では、ディスパッテ が異なる。本実施例では、ディスパッテ が異なる。本実施例では、ディスパッテーブ状態でない。 のののでは、アクティアの ののののでは、アクティアルア

- 40 -

エインジピット 2 0 が"0"の時には、VMCPは 該当仮想プロセッサが走行時のCPU利用率等を もとにして、走行優先度 1 5 を動的に変えること は、健変の技術により可能である。

また、 世行優先度 1 5 に対応してタイムスライス 1 6 を変更する場合には、 走行優先度 1 5 とタイムスライス 1 6 との対応 表を 設け、 走行優先度 1 5 が変わる 度に、 その対応 表により、 タイムスライス 2 1 6 を 更新すればよい。

また、本実施例においては、説明を省略したが V M あるいは V M C P がマルチプロセツサ構成の 場合には、主記憶 1 上の仮想プロセツサ管理用テーブル 3 、状態表示テーブル 2 。およびプロセツサ状態テーブル 2 8 を参照・更新する場合には、 通常のマルチプロセツサ技術におけるロツクにより、予め他のプロセツサあるいは仮想プロセツサ からは、参照・更新できないようにしておく。 【発明の効果】

以上説明したように、本苑明によれば、VM上の仮想プロセンサがウエイト状態になつたり、同

・VM上の他の仮想プロセンサのロックにより○Sがループ状態となる場合には、その仮想プロセンサが走行しているプロセンサ、およびアクテイプ状態にないプロセンサ上で、走行可能な仮想プロセンサを起動させることができるので、マルチプロセンサの仮想計算機において、計算機のプロセンサを効率よく利用することができる。

# 4. 図面の簡単な説明

第1回は本発明の一実施例を示すVMSのプロック図、第2回は第1回における状態表示テーブルの説明図、第3回は第1回におけるプロセッサ大はテーブルの説明図、第4回は本発明の他の実施例を示すVMSのブロック図、第5回は本発明における状態表示テーブルのキューイング方法の説明例である。

1: 主記憶装置、2: 状態表示テーブル、3: 仮却プロセンサ管理用テーブル、4: 命令実行国路、5: 割込み回路、6: プロセンサレジスタ、7: タイマ、8: PSW、9: ウエイトビツト、10: 仮想プロセンサ状態退避機構、11: 仮想

プロセツサ状態過避マイクロプログラム、12: 命令実行マイクロブログラム、13:割込みマイ クロプログラム、14:状態退退領域、15:走 行優先度、16:タイムスライス値、17:同一 走行優先度状態表示テーブルアドレスポインタ、 18:同一VM状態表示テーブルアドレスポイン y、 | 9: アクテイブフラグ、20: チェインジ ピツト、21:命令コードレジスタ、22:集件 コードレジスタ、23:命令コード保持レジスタ、 24:条件コード保持レジスタ、25,26:比 数回路、27:アンドゲート、28:プロセツサ 状態テーブル、29:デイスパツチ命合群、30: プロセツサ番号、31:プロセツサ番号レジスタ、 32:プロセツサアクテイブビット、33:プロ セツサロツクワード、31:アクティブ状態表示 テーブルアドレス、35:アドレスレジスタ、1 00~122: 信号線。

特許出願人 株式会社 日 立 视 作 所代 理 人 弁理士 融 村 雅 如

- 43 -

- 44 -

